پاور ٹرانسفارمر کی DC سمیٹنے والی مزاحمت کی پیمائش کیسے کریں؟

1 ڈی سی مزاحمت کی پیمائش کا طریقہ اور موجودہ سوالات

ڈی سی مزاحمت کی پیمائش کے دو طریقے ہیں: پل کا طریقہ اور وولٹیج ڈراپ کا طریقہ۔ پل کا طریقہ یہ ہے کہ ایک بازو والے پل یا ڈبل ​​بازو والے پل سے پیمائش کی جائے۔ یہ طریقہ ڈیٹا کو براہ راست پڑھ سکتا ہے اور اس میں اعلی درستگی ہے، لیکن سامان زیادہ مہنگا ہے۔ وولٹیج ڈراپ کا طریقہ یہ ہے کہ ہر فیز وائنڈنگ کی ڈی سی مزاحمت کی پیمائش کریں، اور پھر کوائل کی ڈی سی مزاحمت کا حساب لگانے کے لیے پیمائش کے ڈیٹا کا استعمال کریں۔ پیمائش کا یہ طریقہ عام طور پر ان جگہوں پر استعمال ہوتا ہے جہاں کوئی پل نہیں ہے۔ اس طریقہ کار کا سب سے بڑا نقصان یہ ہے کہ درست قدر کی پیمائش میں کافی وقت لگتا ہے۔ چونکہ ہر فیز وائنڈنگ ریزسٹنس اور انڈکٹنس کے ایک سیریز سرکٹ کے برابر ہو سکتی ہے، پاور آن ہونے کے بعد، انڈکٹر میں کرنٹ آہستہ آہستہ صفر سے بڑھتا ہے، اور آخر کار ایک مستحکم قدر تک پہنچ جاتا ہے، اور انڈکٹر کے پار وولٹیج اچانک صفر سے بڑھ جاتا ہے۔ پاور سپلائی وولٹیج تک، اور پھر دھیرے دھیرے مستحکم حالت کی قدر پر گرنے کے لیے، ایک منتقلی کا عمل درکار ہے، اور اس عمل کی لمبائی کا انحصار سرکٹ کے مستقل t=L/R وقت پر ہوتا ہے۔

چونکہ ٹرانسفارمر کور کی مقناطیسی پارگمیتا بہت زیادہ ہے، L قدر بہت زیادہ بڑھ گئی ہے، اور کوائل کی DC مزاحمتی قدر بہت کم ہے، اس لیے وقت کی مستقل t قدر بہت بڑی ہے۔ عام طور پر، وقت T=3 سے 5 گنا کے بعد، کرنٹ مستحکم حالت کی قدر تک پہنچ سکتا ہے، یعنی DC مزاحمت کی درست قدر کی پیمائش کرنے میں دسیوں منٹ یا اس سے بھی زیادہ وقت لگتا ہے۔ یہ یقینی طور پر آج کے تیز رفتار، اعلی کارکردگی والے کام کے انداز کے مطابق نہیں ہے۔

2. تھری فیز وائنڈنگز کو ایک ساتھ دبا کر ڈی سی مزاحمت کی پیمائش

درست قدر حاصل کرنے کے لیے وولٹیج ڈراپ طریقہ سے DC مزاحمت کی پیمائش کرنے میں کافی وقت لگتا ہے۔ اس کی بنیادی وجہ یہ ہے کہ کوائل میں بہنے والا کرنٹ تبدیلی کے عمل کے دوران اعلی مقناطیسی پارگمیتا کے ساتھ آئرن کور میں مقناطیسی بہاؤ پیدا کرتا ہے، جس کے نتیجے میں L میں اضافہ ہوتا ہے۔ اگر مقناطیسی بہاؤ کم ہو جاتا ہے تو L کی قدر بھی کم ہو جاتی ہے، اور موجودہ تبدیلی کا وقت (مستقل وقت پر منحصر ہے) کم ہو گیا ہے۔ یہ مقصد ٹرانسفارمر کے تھری فیز وائنڈنگز پر وولٹیج لگا کر اور ہر فیز کی ڈی سی ریزسٹنس کو ایک ہی وقت میں ناپ کر حاصل کیا جا سکتا ہے۔ جب وولٹیج کو تین فیز وائنڈنگز پر ایک ساتھ لاگو کیا جاتا ہے، تو ہر فیز وائنڈنگ میں بہنے والا کرنٹ صفر سے بڑھ جاتا ہے۔ یہ دائیں ہاتھ کے سرپل اصول سے دیکھا جا سکتا ہے کہ تین فیز کرنٹ ہر بنیادی کالم میں مختلف مقناطیسی بہاؤ کی سمتیں پیدا کرتے ہیں، اور ان کے اثرات باہمی طور پر خصوصی ہوتے ہیں۔ نتیجہ یہ ہے کہ کور میں ساخت کا بہاؤ تقریبا صفر ہے۔ یہ انڈکٹنس ویلیو L کو بہت کم کر دیتا ہے، اس لیے وقت کی مستقل τ کو بھی کم کر دیا جاتا ہے، معائنے کے دوران موجودہ تبدیلی کی منتقلی کا عمل بہت مختصر ہو جاتا ہے، اور ایک مستحکم کرنٹ ویلیو مختصر وقت میں حاصل کی جا سکتی ہے، اور پھر DC مزاحمتی قدر سمیٹ حاصل کیا جا سکتا ہے. .

3 نتیجہ

ٹرانسفارمر کی ڈی سی مزاحمت کی پیمائش کرنے کے لیے تھری فیز وائنڈنگز وولٹیج کے ساتھ لگائی جاتی ہیں۔ لینز کے قانون کے مطابق، ہر مرحلے کے دھارے سے پیدا ہونے والے مقناطیسی بہاؤ آئرن کور میں ایک دوسرے کو منسوخ کر دیتے ہیں، اور مقناطیسی بہاؤ صفر ہوتا ہے، اور پھر انڈکٹینس ایل ویلیو کو کم کر کے سرکٹ ٹائم کو مستقل طور پر کم کر دیا جاتا ہے، کہ ہے، ڈی سی مزاحمت کی پیمائش کا وقت کم ہو گیا ہے، اور کام کی کارکردگی بہتر ہو گئی ہے۔ پیمائش کرتے وقت، ان عوامل پر بھی غور کیا جانا چاہیے جو سمیٹنے والی مزاحمت کا سائز درجہ حرارت سے متاثر ہوتے ہیں اور DC مزاحمت کی غیر متوازن شرح کو بھی مدنظر رکھا جانا چاہیے۔